



RS6241 硬件设计与 PCB Layout 指导手册

文档页数：36

文档版本号：1.1

发布时间：2026-06-30

版本历史

版本	版本描述	日期
1.1	更新章节 9 PCB 性能分析的内容	2026-06-30
1.0	初版建立	2025-06-11

目录

版本历史..... ii

目录..... iii

图片目录..... v

表格目录..... vi

1 特性..... 7

2 管脚说明..... 8

 2.1 芯片管脚图..... 8

 2.2 管脚说明..... 8

 2.3 GPIO 复用表..... 10

3 外设接口特性..... 12

 3.1 GPIO..... 12

 3.2 UART..... 12

 3.3 SPI..... 12

 3.4 I2C..... 13

 3.5 PWM..... 13

 3.6 Audio PWM..... 14

 3.7 GPADC..... 14

 3.8 CAN-FD..... 14

 3.9 LIN..... 15

4 外设接口使用指导..... 16

 4.1 GPIO 使用注意事项..... 16

 4.2 接口推荐使用..... 16

 4.3 进入烧录模式..... 16

 4.4 烧录接口..... 17

5 上电时序..... 18

 5.1 上电时序..... 18

6 封装说明..... 19

 6.1 封装框图..... 19

 6.2 PCB 焊盘图..... 20

7 参考原理图..... 21

 7.1 注意事项..... 21

 7.2 参考原理图..... 22

8 PCB Layout 指南..... 25

 8.1 器件布局与走线..... 25

 8.1.1 PCB 布局 Layout 要求..... 25

 8.1.2 32M 时钟 Layout..... 27

8.1.3 对外 SPI Layout.....	27
8.2 布局示例（不带 DCDC/蓝牙）	28
9 PCB 性能分析.....	31
9.1 底噪测量.....	31
9.1.1 上位机使用方法.....	31
9.1.2 判断标准.....	33
9.2 DCDC 输出性能测量.....	35

图片目录

图 2-1	芯片管脚图.....	8
图 6-1	封装框图.....	19
图 6-2	PCB 焊盘图.....	20
图 7-1	参考原理图.....	22
图 8-1	PCB 布局顶层(雷达芯片面).....	25
图 8-2	PCB 布局第二层铺 GND.....	26
图 8-3	时钟 layout.....	27
图 8-4	总览图.....	28
图 8-5	顶层.....	28
图 8-6	第二层.....	29
图 8-7	第三层.....	30
图 8-8	底层.....	30
图 9-1	PCB 性能测试步骤一.....	31
图 9-2	PCB 性能测试步骤二.....	32
图 9-3	PCB 性能测试步骤三.....	33
图 9-4	正常图形.....	34
图 9-5	异常图形（RS6130 受 DCDC 干扰案例）	34

表格目录

表 2-1	管脚说明.....	8
表 2-2	GPIO 复用表.....	10
表 7-1	电路模块说明.....	23

1 特性

● FMCW 毫米波雷达

- 57-66GHz 覆盖范围
- 2 个发射通道和 4 个接收通道
- 集成 RFPLL、DPLL、发射机、接收机、模数转换和基带
- 12.0dBm 典型发射机输出功率
- 10.5dB 典型接收机噪声系数
- -95dBc/Hz@1MHz 典型相位噪声
- 10/20MHz 中频带宽
- 高达 800MHz/us 扫描速率
- HWA 用于 1D/2D FFT、静态杂波去除和 CFAR 操作

● 2.4GHz 无线连接

- 协议:支持 BLE5.3、BLE MESH、IEEE802.15.4、Thread1.3、Matter1.1 和 2.4GHz 专有协议
- 蓝牙 PHY: 1Mbps、2Mbps、长距离 S2 (500Kbps)、S8 (125Kbps)
- TX 最大输出功率: 10dBm@BLE 模式
- RX 灵敏度: -95dBm @BLE 1Mbps

● 应用系统

- 双核 32 位 RISC-V CPU, 具有 DSP、FPU (高达 256MHz) 和 I/D 缓存, 用于雷达后处理、无线和应用
- 安全引擎: 安全启动、Efuse 密钥保护、SRAM 和 XIP 动态解密、TRNG、AES128/SHA/RSA/ECC

● 内存

- 片上 551KB SRAM
- 支持片外 PSRAM 拓展 (最大 16MB)

● 主机和设备接口

- x3 UART
- x2 QSPI with XIP
- X2 I²C
- x8 PWM
- X10 GPADC
- x1 LIN
- x1 CAN-FD

● 时钟源

- 32/40MHz 晶体振荡器作为时钟参考
- 内部 LSI 和 MSI RC 振荡器
- 用于低功耗运行的可选 32KHz 晶体

● 电源管理

- 1.7V 至 5.5V 单电源
- 内置 LDO 网络, 用于增强 PSRR
- BOM 优化和功耗优化模式

● 超低功耗特性

- 电源状态: 关闭、待机、空闲和活动 (传感、处理和连接)
- 从待机状态快速唤醒至活动状态

● 封装

- FCCSP: 6.7 x 6.7mm² 94 引脚

● 温度范围

- 工作结温: -40°C 至 125°C

2 管脚说明

2.1 芯片管脚图

TOP VIEW										
	1	2	3	4	5	6	7	8	9	10
A	GND	ANT	GND	TX1	GND	TX0	GND	GND	VRF	GND
B	GND	GND	GND		GND		GND	GND	GND	GND
C	XL2	GND	GND	GND	GND	GND	V13T	GND		RX0
D	XL1	GND	GND	V13M	GND	GND	GND	GND	GND	GND
E	PA12	GND	GND	V18C	GND	GND	GND	GND		RX1
F	PA11	PA13	PA14	PA15	V18A	V13R	GND	GND	GND	GND
G	PA2	PA3	PA8	PA9	PA10	PA7	GND	GND		RX2
H	VDDIO	PA1	PA4	PA5	PA6	PA0	NRST	GND	GND	GND
K	VEXT	VCC	VINT	PB0	PB5	PB3	PB2	GND		RX3
L	GND	VCC	VDIG	PB1	PB4	PB6	PB7	GND	GND	GND

图 2-1 芯片管脚图

2.2 管脚说明

表 2-1 管脚说明

Pin Name	I/O	Pin No.	Pin Description
VCC	Power In	K2,L2	电源输入, 1.7~5.5V
VINT	Power Out	K3	INT LDO 输出, 默认 1.8V, 0.9~2.5V/0.1V 步长
VEXT	Power Out	K1	EXT LDO 输出, 默认 3.3V, 1.6~3.3V/0.1V 步长
VDIG	Power Out	L3	DIG LDO 输出, 默认 1.15V, 0.65~1.35V/0.05V 步长
VDDIO	Power In	H1	GPIO 电源输入, 1.7~3.6V
V18A	Power In	F5	MMW 模拟电源输入, 1.5~2.5V
V18C	Power In	E4	MMW 模拟电源输入, 1.5~2.5V
V13T	Power In	C7	MMW 射频发射电源输入, 1.2~2.5V
V13R	Power In	F6	MMW 射频接收电源输入, 1.2~2.5V

VRF	Power Out	A9	MMW RF LDO 输出, 默认 1.0V
V13M	Power In	D4	2.4G 模拟电源输入, 1.2~2.5V
XL1	Analog	D1	晶振输出
XL2	Analog	C1	晶振输入
ANT	RF	A2	2.4G 天线端口
TX0	RF	A6	雷达天线输出 0
TX1	RF	A4	雷达天线输出 1
RX0	RF	C10	雷达天线输入 0
RX1	RF	E10	雷达天线输入 1
RX2	RF	G10	雷达天线输入 2
RX3	RF	K10	雷达天线输入 3
GND	Ground	/	芯片地
NRST	In	H7	芯片复位, 默认上拉到 VDDIO
PA0	In/Out	H6	GPIO 输入/输出, Wakeup IO
PA1	In/Out	H2	GPIO 输入/输出, Wakeup IO
PA2	In/Out	G1	GPIO 输入/输出, Wakeup IO
PA3	In/Out	G2	GPIO 输入/输出, Wakeup IO
PA4	In/Out	H3	GPIO 输入/输出, Wakeup IO
PA5	In/Out	H4	GPIO 输入/输出, Wakeup IO
PA6	In/Out	H5	GPIO 输入/输出, Wakeup IO
PA7	In/Out	G6	GPIO 输入/输出, Wakeup IO
PA8	In/Out	G3	GPIO 输入/输出, Wakeup IO
PA9	In/Out	G4	GPIO 输入/输出, Wakeup IO
PA10	In/Out	G5	GPIO 输入/输出, Wakeup IO
PA11	In/Out	F1	GPIO 输入/输出, Wakeup IO
PA12	In/Out	E1	GPIO 输入/输出, Wakeup IO
PA13	In/Out	F2	GPIO 输入/输出, Wakeup IO

PA14	In/Out	F3	GPIO 输入/输出, Wakeup IO
PA15	In/Out	F4	GPIO 输入/输出, Wakeup IO
PB0	In/Out	K4	GPIO 输入/输出, Wakeup IO
PB1	In/Out	L4	GPIO 输入/输出, Wakeup IO
PB2	In/Out	K7	GPIO 输入/输出
PB3	In/Out	K6	GPIO 输入/输出
PB4	In/Out	L5	GPIO 输入/输出
PB5	In/Out	K5	GPIO 输入/输出
PB6	In/Out	L6	GPIO 输入/输出
PB7	In/Out	L7	GPIO 输入/输出

2.3 GPIO 复用表

表 2-2 GPIO 复用表

GPIO Name	Func2	Func3	Func4	Func5	Func6	Func7	Func after rst
PA0/WIO0	SPI0_CS	UART1_TX	CANFD_TX		PWM0		OFF/No-Pull
PA1/WIO1	SPI0_CLK	UART1_RX	CANFD_RX		PWM1		OFF/No-Pull
PA2/WIO2	SPI0_MOSI	UART1_RTS	I2C0_SDA	UART2_TX/LIN_TX	PWM2		OFF/No-Pull
PA3/WIO3	SPI0_MISO	UART1_CTS	I2C0_SCL	UART2_RX/LIN_RX	PWM3		OFF/No-Pull
PA4/WIO4	SPI0_HOLD	I2C0_SDA			PWM4		OFF/No-Pull
PA5/WIO5	SPI0_WP	I2C0_SCL			PWM5		OFF/No-Pull
PA6/WIO6	UART1_RTS	UART2_TX	I2C1_SDA		PWM6	GPADC6	OFF/No-Pull
PA7/WIO7	UART1_CTS	UART2_RX	I2C1_SCL		PWM7	GPADC7	OFF/No-Pull
PA8/WIO8/LXL1 ¹	UART1_TX	I2C1_SCL			PWM0	GPADC0	OFF/No-Pull
PA9/WIO9/LXL2 ¹	UART1_RX	I2C1_SDA			PWM1	GPADC1	OFF/No-Pull
PA10/WIO10	I2C1_SDA	CANFD_TX			PWM2	GPADC2	OFF/No-Pull
PA11/WIO11	I2C1_SCL	CANFD_RX			PWM3	GPADC3	OFF/No-Pull
PA12/WIO12	UART2_RX	UART1_RTS			PWM4	GPADC4	OFF/No-Pull
PA13/WIO13/TEST ²	UART2_TX	MCO_CLK			PWM5	GPADC5	IN/UP
PA14/WIO14	TWIO_SDA	UART2_RX		CANFD_TX	PWM6		OFF/No-Pull
PA15/WIO15	TWIO_SCL	UART2_TX		CANFD_RX	PWM7		OFF/No-Pull
PB0/WIO16	UART0_TX				PWM0		OFF/UP
PB1/WIO17	UART0_RX				PWM1		OFF/UP

PB2	UART0_RTS	FC_WP	SPI0_WP		PWM2		OFF/UP
PB3	UART0_CTS	FC_HOLD	SPI0_HOLD		PWM3		OFF/UP
PB4	FC_CS	UART2_RX	SPI0_CS		PWM4		OFF/No-Pull
PB5	FC_CLK	UART2_TX	SPI0_CLK		PWM5		OFF/No-Pull
PB6	FC_MOSI	I2C0_SDA	SPI0_MOSI		PWM6		OFF/No-Pull
PB7	FC_MISO	I2C0_SCL	SPI0_MISO		PWM7		OFF/No-Pull

- (1) LXL1 与 LXL2 是 32K 晶振管脚，与 PA8 和 PA9 复用，用作模拟功能时 GPIO 功能需关闭。
- (2) 芯片初次上电或者复位后重启，PA13 会被配置成输入并上拉模式，如果此时该 IO 被拉到 GND，芯片则会进入 ATE 测试模式，所以 PA13 要避免被默认拉低。

3 外设接口特性

3.1 GPIO

RS6241 提供 24 个 GPIO（通用 IO）引脚。所有端口都使用备用功能多路复用从设备中映射出来。通过在 GPIO 控制器寄存器中选择替代功能，可以在多功能 I/O 引脚上复用 GPIO 功能。。

- GPIO 配置特性：
- 三种模式，输入、输出和高阻
- 输入可配置上拉和下拉
- 输出驱动能力默认 20mA，一个档位 20mA，最高配置 80mA
- IO 输出支持推挽模式和开漏模式
- 外部中断 IO 有 5 种触发模式：上升沿、下降沿、双沿、高电平、低电平
- 18 个唤醒 IO 口可设置为在待机状态下通过外部中断唤醒系统
- 所有 IO 口都可以设置在空闲状态下，可以通过外部中断唤醒系统

注：

8 个 IO 口与 8 个 ADC 口复用。专用的内部控制信号用于在数字和模拟功能之间进行选择

3.2 UART

RS6241 有三个嵌入式 UART 控制器：UART2 用于调试，UART0 和带有自动流量控制的 UART1 用于与外部设备通信。默认情况下，UART0 用于系统引导配置和固件升级。UART 兼容 16550 工业标准，支持波特率最高达到 3Mbps。UART 具有以下特性：

- 符合行业标准 16550
- 支持 DMA 控制器接口
- 支持 64 字节接收和发送 FIFO
- 支持可编程分数波特率
- 支持硬件自动流量控制
- 支持波特率检测
- 支持 RS-232
- 支持时钟检测，将系统从待机状态唤醒

3.3 SPI

RS6241 支持四线 SPI 接口（QSPI）。QSPI 协议支持半双工、全双工、同步和与外设的串行通信。该接口可以配置为主模式和从模式。串行时钟的相位和极性有四种可能的组合。支持以下特性：

- 时钟频率最高可达 96 MHz

- 支持 Motorola SPI 模式
- 可编程主模式或从模式
- 支持标准 SPI、双 SPI 和四 SPI 模式
- 可编程数据宽度，范围为 4 到 32 位
- 发送和接收数据的 FIFO 深度均为 32 个字
- 主模式下可编程采样延迟时间
- 可编程串行时钟极性（SCPOL）和串行时钟相位（SCPH）
- 支持中断和 DMA
- 主模式下可编程指令、地址长度和等待周期
- 支持时钟检测，以从待机状态唤醒系统

3.4 I2C

RS6241 支持 I2C0 和 I2C1 接口通信，具有丰富的 Pinmux。I2C 具有以下特性：

- 可配置作为主机和从机模式
- 支持标准模式（100Kbit/s）
- 支持高速模式（400Kbit/s）
- 支持高速模式增强（1000Kbit/s）
- 支持 7 位寻址模式和 10 位寻址模式
- 支持多主控系统
- 支持 8 字节的接收和发送 FIFO 深度
- 可编程 SDA 保持时间
- 支持 DMA
- 支持地址检测，将系统从待机模式唤醒

3.5 PWM

RS6241 提供 4 个 PWM 发生器，每个 PWM 发生器输出两路 PWM 信号和一对互补信号。只有 PWM 0/2/4/6 通道提供捕获模式。捕获检测信号的上升沿和下降沿，并计算捕获计数器以比较匹配值。

PWM 特性如下：

- 4 个 PWM 发生器、8 路 PWM 输出和 4 路捕获输入（PWM0、PWM2、PWM4 和 PWM6）
- 支持输入捕获和中断
- 可配置死区
- 支持脉冲信号、周期信号和互补信号输出
- 0-100%占空比可调

3.6 Audio PWM

PWM 音频是一种高效的单声道 D 类音频放大器。数字音频接口接受 32 kHz、44.1 kHz 和 48 kHz 采样率，支持所有数据格式的 16/32 位数据。PWM 音频引脚与 PWM 复用。

Audio PWM 特性如下：

- 支持单声道模式
- 可配置采样率：32 kHz、44.1 kHz、48 kHz
- 单声道模式的 FIFO 深度为 64
- 支持音量控制
- 支持中断

3.7 GPADC

GPADC 包含一个 10 通道模拟开关，一个单端输入异步 12 位 SAR ADC。通道 0 至 7 用于检测外部输入的电压，通道 8 用于检测 VINT 的电压，而通道 9 专用于检测 VCC 的电压。

GPADC 特性如下：

- 12 位分辨率和 10 位有效 SAR 型 A/D 转换器
- 10 通道多路复用器，8 个正常通道和 2 个 VCC 电压检测通道
- 数据 FIFO 深度高达 32
- 支持 DMA
- 支持校准和补偿
- 内部 vref 1.2v，支持五类输入电压衰减：2/3、1/2、1/3、1/5、1/9。最大电压为 3.6V
- 最大采样频率：2 MHz
- 可编程过采样：16,32,64,128
- 支持单通道 4096 过采样
- 支持比较和数据中断
- 支持四种操作模式：单模式、单周期模式、连续模式、突发模式
- 支持硬件触发器（内部定时器周期性事件或 WIO 输入事件）在待机模式下启动转换。当数据超过比较窗口的范围时，它会生成一个中断来唤醒系统。

3.8 CAN-FD

CAN 控制器支持 CAN2.0B、CAN FD、TTCAN。包含可配置的接收缓冲区、两个传输缓冲区、四个接受滤波器。

CAN 控制器支持以下特性：

- CAN2.0B: 最多支持 8 字节的有效载荷，数据速率最高可达 1 Mbit/s
- CAN-FD: 最多支持 64 字节的有效载荷，数据速率受收发器和 CAN-CTRL 核心时钟频率限制

- TTCAN: 支持时间触发 CAN，可以与 CAN2.0B 或 CAN FD 结合使用
- 可配置接收缓冲区大小：三个缓冲区槽位，具有 FIFO（先进先出）行为
- 两个发送缓冲区：一个主发送缓冲区，三个次发送缓冲区
- 四个验收滤波器：验收代码可以通过位进行检查
- 扩展功能：单次发送模式；仅监听模式

3.9 LIN

LIN 控制器支持以下特性：

- 支持最高至 1MHz 速率传输
- 支持主机模式发起不同的帧 ID 的报文收发
- 支持从机模式响应处理不同 ID 的收发报文
- 支持多从机下的仲裁适配
- 可调节不同分隔场长度
- 支持传统校验和和增强校验和两种校验模式
- 主机模式可以设定不同帧槽宽度

4 外设接口使用指导

4.1 GPIO 使用注意事项

个别 GPIO 具有特殊特性，应用方案中需注意以下事项：

- (1) PA0~PA15 和 PB0~PB1 具有 WIO 功能，支持功耗场景中中断方式触发唤醒系统，其它 GPIO 不具备该功能。
- (2) PA13 具有进入芯片 ATE 测试模式功能(此功能只用于芯片生产测试，不适用于方案开发)，在芯片 NRST 拉低或初次上电时，PA13 处于弱上拉状态。当 NRST 拉高释放或初次上电时 PA13 不能被拉低，芯片启动完成后 PA13 可正常使用。
- (3) 芯片上电或复位启动时，PB0 和 PB2 输出高电平，维持时间几十 us。
- (4) 芯片上电或复位启动后，PA0 和 PA1 处于弱上拉输入状态。
- (5) 对于不使用的 IO，空接即可。

4.2 接口推荐使用

芯片应用设计时接口应用推荐使用：

- (1) PB0 和 PB1 是默认的 UART0，作为芯片烧录固件接口和通信接口，支持低功耗唤醒功能。
- (2) PB2~PB7 是应用专用外挂 Flash 接口。
- (3) PA0 是固件默认 UART1-TX 上报数据接口，应用设计中 PA0 优先考虑作为 debug 或上报数据接口。

4.3 进入烧录模式

根据具体硬件配置，用户可通过以下两种方案让芯片进入烧录模式。

方案一：主控可通过 IO 控制 NRST 引脚

- (1) 保持 VCC 上电，PB0 与 PB2 为高电平；
- (2) 设置 NRST 为低电平，并延时 20ms；
- (3) 设置 NRST 为高电平，并延时 50ms；
- (4) 设置 PB0(或 PB2)为低电平，设置 NRST 为低电平；
- (5) 延时 20ms，设置 NRST 为高电平；
- (6) 延时 50ms，设置 PB0(或 PB2)为高电平，至此，芯片与 flash 完成复位并进入烧录模式。

方案二：适合外部有控制电源断电机

- (1) 对我司芯片与 Flash 或模组进行断电，若外部电容 10uF，建议断电保持时间 10s。请根据外部电容、实际掉电快慢，调整断电保持时间；

- (2) 设置 PB0(或 PB2)为低电平；
- (3) 对我司芯片与 Flash 或模组重新上电，延时 50ms，设置 PB0(或 PB2)为高电平，至此，芯片与 flash 完成复位并进入烧录模式。

4.4 烧录接口

芯片提供 UART、IIC 和 SPI 三种接口烧录固件，采用轮询方式配置通信接口。默认的烧录接口配置如下：

- (1) UART 使用 PB0、PB1 的 UART0 接口
- (2) IIC 使用 PA4、PA5 的 IIC0 接口
- (3) SPI 使用 PA0~PA3 的串行单工模式

芯片进入强制烧录模式后，UART、IIC 和 SPI 三个接口轮询握手通信，通信成功后进行烧录下载固件。

5 上电时序

5.1 上电时序

本芯片对各电源的上电时序无特殊要求，但针对不同配置的方案，仍有以下注意事项：

- (1) 若使用 SPI NOR Flash 作为启动设备，且 NRST 信号默认上拉到 VDDIO，不受外部信号控制：

芯片上电且 NRST 松开（电压爬开到高电平）后，会立即启动并尝试读取 SPI NOR Flash 内的固件，另一方面，SPI NOR Flash 在其 VCC 上电后仍需经过指定时长，方可被访问，一般情况下，本芯片方案使用 VDDIO 为 SPI NOR Flash 供电，因此，需在 NRST 引脚外围增加 RC 延时电路，保证上电过程中，SPI NOR Flash 上电并经过所需延时后，芯片 NRST 信号才被松开。

请用户根据 SPI NOR Flash 规格书中的上电时序要求，计算 RC 延时电路的参数。

- (2) 若使用 SPI NOR Flash 作为启动设备，且 NRST 受外部主控控制，则可在上电完成且外部主控就绪，确保 SPI NOR Flash 上电完成后，通过操控 NRST 对本芯片进行复位启动。

6 封装说明

6.1 封装框图

RS6241 采用 FCCSP 封装，bump 直径 350μm，pitch650μm，standoff250μm，6.7 x 6.7 x 0.87mm³ 大小。




图 6-1 封装框图

6.2 PCB 焊盘图




图 6-2 PCB 焊盘图

7 参考原理图

7.1 注意事项

- 电源

- **OPTION A:** 相比采用 RS6241 内部 LDO 为 V13 供电, 采用外部 **DCDC** 供电会更节约功耗, 若用户对功耗不敏感, 可删除此部分电路, 从而节省 BOM 成本。
- VCC 与 VDDIO 由外部供电, 若 VCC 低于 3.6V, 则可把 VCC 与 VDDIO 绑定到一起, 由一个电源供电。

- 蓝牙

- **OPTION B:** “32.768KHz” 用于蓝牙子系统, 若用户不需要蓝牙功能, 可删除此部分电路。
- **OPTION C:** “BLE ANTENNA”用于蓝牙子系统, 若用户不需要蓝牙功能, 可删除此部分电路。

- 对外连接

主控可通过 UART0/I2C0/SPI0 中的任意一个接口控制雷达, 默认采用 UART0 (PB0/PB1)。

PA6/PA11 用作雷达中断信号。

当 VCC 没有电源开关时, 建议 NRST 由主机 MCU 控制。

若有 OTA 固件需求, 可把 PB0 引出, 用以控制芯片进入烧录模式, 具体参考章节 4.3。

为了便于做雷达性能分析, 强烈建议预留 PA0、PB0、PB1 做测试点, 底噪测试时会使用到这 3 个信号。

- **OPTION D:** CONNECT By I2C0(PA4/PA5), 雷达中断信号 (PA6/PA11)
- **OPTION E:** CONNECT By SPI0(PA0/PA1/PA2/PA3), 雷达中断信号 (PA6/PA11)

- PSRAM

- **OPTION F:** “PSARM” 用作内存拓展, 若用户不需要实现姿态检测或高性能内存感应等大数据量运算的功能时, 可删除此部分电路。建议保留。

- 对于不使用的管脚, 空接即可。

7.2 参考原理图




图 7-1 参考原理图

电路设计时，请仔细阅读下表各电路模块的说明：

表 7-1 电路模块说明

模块	器件	描述
RS6241	C18,C19,C20,C21,C22,C23	芯片去耦电容（X5R，精度±10%，耐压 6.3V），不要更改容值。
	R1,C2	NRST 上电 RC 延时，保证 NRST 松开前，FLASH 已准备好，需根据 flash 的上电时序设置参数，具体可参考《RS6240_硬件设计_指导手册》中的 5.1 章节上电时序说明。
RADAR ANTENNA	E3,E4,E5,E6,E7,E1	走线需做 50 欧姆阻抗匹配
DCXO 32M	U6,C16,C17	晶振规格 32MHz，12pF，精度±10ppm；C16,C17（C0G，精度±1%，耐压 6.3V）为匹配电容，芯片有内置电容，故默认 NC。
32.768KHz 【OPTION B】	U7,C14,C15	低频晶振 32.768KHz，精度±20ppm，C14,C15（C0G，精度±1%，耐压 6.3V）为匹配电容，不能 NC，根据选型配容值。此晶振给待机状态下的蓝牙系统提供精确计时，若不使用蓝牙，可删除。
BLE ANTENNA 【OPTION C】	R6,L3,L4,E1	蓝牙天线及匹配电路；匹配电路需根据所选天线类型修改，天线馈电信号走线需做 50 欧姆阻抗匹配；若不使用蓝牙，可删除，信号空接即可。
SPI NOR	R3,R4,R5,U3	R3,R4,R5 为上拉电阻（精度±5%）；U3 为 flash，请从《关键 BOM 选型指导手册》中选型。
PSRAM 【OPTION F】	R2,U4	R2 为上拉电阻（精度±5%）；U4 为 psram，型号 APS1604M-3SQR-ZR，与 flash 共享 spi 信号，分时复用；“PSARM”用作内存拓展，若用户不需要实现姿态检测或高性能内存感应等大数据量运算的功能时，可删除此部分电路，但建议保留，不贴片。
DCDC 【OPTION A】	选择说明	相比采用 RS6240 内部 LDO 为 V13 供电，采用外部 DCDC 供电会更节约功耗，若用户对功耗不敏感，可删除此部分电路，从而节省 BOM 成本。
	L1,C3,C8,C11	JW5712A 典型匹配电路 L1：DCDC 匹配电感，DCR≤300mΩ，额定电流≥300mA，如 LQM18PN2R2MFRL C：匹配电容（X5R，精度±10%，耐压 6.3V）
	U2	JW5712A，低功耗 DCDC，不建议更换其他型号；若需更换其他型号，需满足静态电流小于 600nA，工作电流大于 400mA，输出 1.3V，更多型号请参考《关键 BOM 选型指导手册》。
	L2	DCDC 输出滤波磁珠，1kΩ@100MHz，DCR≤1.1Ω，额定电流≥250mA，如 BLM15HG102SN1D。

	C5,C6,C7	DCDC 输出滤波储能电容（X5R，精度±20%，耐压 6.3V），不同供电类型的低功耗应用场景匹配容值有变化： ➤ 纽扣电池、干电池等内阻大的电池：电池端加 200uF 电容，预留 2 个电容位备用，C5、C6、C7 均贴 47uF。实际若布局空间不足，可适当减少容值，并参考“章节 3.2.DCDC 输出性能测量”确认性能。 ➤ 锂电池或常在电等内阻小的电池：电池端预留 2 个电容位备用，C5、C6 贴 10uF，C7 NC。
CONNECT By UART0 【Default】		➤ 主控可通过 UART0/I2C0/SPI0 控制雷达，默认 UART0；为了便于做雷达性能分析，强烈建议预留 PA0,PB0,PB1 做测试点，PCB 性能分析时会用到这 3 个信号。
CONNECT By I2C0 【OPTION D】		➤ VCC 与 VDDIO 由外部供电，若 VCC 低于 3.6V，则可把 VCC 与 VDDIO 绑定到一起，由一个电源供电。
CONNECT By SPI0 【OPTION E】		➤ 通常把 PA6/PA11 用作中断触发信号，以唤醒主机。 ➤ 若有在线更新固件需求，则需把 PB0 引出，用以控制芯片进入烧录模式。 ➤ 若 VCC 没有做电源开关，则需把 NRST 信号连接到主控，以辅助实现异常复位或在线更新固件。

8 PCB Layout 指南

8.1 器件布局与走线

雷达硬件应用方案建议采用四层板设计，下面将按四层板进行 layout 设计指引。

8.1.1 PCB 布局 Layout 要求

- 顶层器件布局，VRF、V13、VCC、VDDIO、VEXT 和 VDIG 电容必须紧靠芯片及对应信号 PIN 摆放，间距在 2mm 内。




图 8-1 PCB 布局顶层(雷达芯片面)

- 单面布局第二层铺完整 GND，如下图：




图 8-2 PCB 布局第二层铺 GND

- 电源与信号走线主要分布在顶层、第三层、底层。
- 电源线宽要求，VCC、VEXT 和 V13 线宽大于 0.5mm，VDDIO、VDIG 和 VRF 线宽大于 0.25mm。
- V13 电源敏感，走线不与相邻层的信号线和 VDDIO 重叠。

8.1.2 32M 时钟 Layout

- 32M 晶振时钟顶层 layout 示意图：




图 8-3 时钟 layout

- 32M 晶振时钟 layout 要求：
 - 晶振 GND 过孔连接第二层 GND。

8.1.3 对外 SPI Layout

若用户使用了 SPI 接口与外部主机通讯，则需注意以下事项：

- 走线阻抗按照单端 50ohm（正负 10%）控制。
- 时钟与数据之间等长要求为少于 5mm。
- 走线长度少于 10cm。
- 信号线之间间距至少为 2 倍线宽。

8.2 布局示例（不带 DCDC/蓝牙）




图 8-4 总览图




图 8-5 顶层




图 8-6 第二层




图 8-7 第三层




图 8-8 底层

9 PCB 性能分析

9.1 底噪测量

PCB 设计不良，会给雷达系统引入过高噪声，进而影响测距性能，以下会介绍一种测量噪声的方法，以使用户评判 PCB 设计优劣。

测试方法需使用到 PA0 (UART1-TX)、PB0 (UART0-TX)、PB1 (UART0-RX)，故 PCB 设计时，需保证这 3 个信号能被引出。

测试准备：

- 上位机工具《RadarAnalysisTool》
- 待测 PCB（烧录专用测试固件《radar_analysis_rs6240_p2512.img》）
- 串口转接板（连接 PCB 的 UART0-TX、UART0-RX、UART1-TX）
- 测试环境：保证周边只有被测雷达在工作，若有其他雷达工作会产生干扰。

注：上位机工具与专用测试固件可在 SDK\Software_Kit\04_image 获取。

9.1.1 上位机使用方法

步骤一：PCB 上电，并把上述 2 个串口连接到 PC，打开上位机工具。

- (1) 点击页面“平台配置”。
- (2) 选择硬件对应平台“MRS6240-P2512”。
- (3) 连接串口，控制口选择 UART0 对应的 COM 口，波特率 115200，数据口选择 UART1 对应的 COM 口，波特率为 1000000。
- (4) 点击“连接设备”。



图 9-1 PCB 性能测试步骤一

步骤二：

- (1) 点击页面“参数配置”。
- (2) 依次配置以下参数：多天线模式（2T4R），起始频率（58），最大测量距离（10），最大测量速度（10），距离分辨率（4），速度分辨率（64），帧结构（2DFFT），Interval Chirp N（1），Frame个数（0），Frame周期（3149）
- (3) 点击“启动”。



图 9-2 PCB 性能测试步骤二

步骤三：

- (1) 点击页面“数据视图”。
- (2) 点击按钮“图像显示方式”并勾选“单个图”。
- (3) 勾选“配置”并在弹出菜单里去勾选“高亮最大值”。
- (4) 最后设置静态移除参数为“10”，注意，设置静态移除参数时，需要先用鼠标框选原有数值，再输入 10，输入完成即生效，可看到如下图所示折线图。



图 9-3 PCB 性能测试步骤三

9.1.2 判断标准

硬件设计良好情况下，测得的噪声特征如下：

- 整体幅值中心约为-76dB。
- 幅值曲线变化平滑，无明显凸起尖峰。




图 9-4 正常图形




图 9-5 异常图形 (RS6130 受 DCDC 干扰案例)

9.2 DCDC 输出性能测量

若用户方案使用了 DCDC，则需测量其输出性能，保证满足雷达 V13 电源输入要求。

- 雷达工作时，会周期性发射毫米波探测环境，故 V13 电源会有周期性抽电行为，发射启动瞬间，V13 不可避免地会出现短时电压掉落，但外部电路设计应尽量减少 DCDC 输出到芯片 V13 引脚通路上的 DCR，保证跌落幅度少于 100mV，跌落后电压大于 1.2V。

DCDC 的开关噪声会耦合到 V13 网络，形成电源纹波（不含上述发射启动瞬间的电压跌落），过高的纹波会对雷达射频产生干扰，故外部电路设计时应在 V13 电源网络放置合适电容，保证 V13 测到的电源纹波 V_{pp} 少于 50mV。

免责声明和著作权声明

本司在本文档中提供的信息力求准确，但并不保证内容完全无误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或不遵守本文档使用说明而进行的任何不当使用行为（包括但不限于如超压，超频，超温使用）所造成的损失，本司概不负责。

本文中的内容，包括但不限于供参考的 URL 地址，由于产品版本升级或其他原因，与实际内容存在差异，如有变更，恕不另行通知。文档“按现状”提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。

本文档不负任何责任，包括使用本文档内信息产生的侵犯任何专利权行为的责任。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

版权所有©2026 珠海正和微芯科技有限公司。保留所有权利。